一代工廠和OASTs正在制造些小芯片以推動整個(gè)產(chǎn)業(yè)鏈的發(fā)展

小芯片持續(xù)受到市場的關(guān)注，但要得到更加廣泛的關(guān)注與支持，仍然存在一些挑戰(zhàn)。

AMD、英特爾、臺積電、Marvell等公司已經(jīng)在使用小芯片模型這種高級的設(shè)計(jì)方法開發(fā)或推出設(shè)備。但因?yàn)槿狈ι鷳B(tài)系統(tǒng)支持等問題，小芯片的采用在業(yè)界受到了限制。針對這些問題，一些解決方案被陸續(xù)提出，一代工廠和OASTs(進(jìn)行IC封裝和測試的公司)正在制造些小芯片以推動整個(gè)產(chǎn)業(yè)鏈的發(fā)展。

為何只有英特爾、AMD等公司可以做?小芯片成主流的三大挑戰(zhàn)

對小芯片而言，主要是想通過將原先生產(chǎn)好的芯片集成到一個(gè)電路板上，達(dá)到減少產(chǎn)品開發(fā)時(shí)間和成本的目的。因此，一個(gè)芯片制造商可能有一個(gè)模塊化芯片或小芯片的庫。小芯片可以是不同工藝節(jié)點(diǎn)制造的芯片，客戶可以混合搭配小芯片，并用die-to-die的互連方案將它們連接起來。

小芯片并不是一個(gè)新概念。多年以來，一些公司已經(jīng)推出了類似小芯片的設(shè)計(jì)，該模型正在受到越來越多的關(guān)注。一般來說，業(yè)界會開發(fā)一個(gè)SoC片上系統(tǒng)，在這個(gè)系統(tǒng)上的每一個(gè)模塊都需要使用相同的先進(jìn)制造工藝和封裝，但這一方法正在因?yàn)橄冗M(jìn)制程節(jié)點(diǎn)變得越來越復(fù)雜和昂貴。

一些公司在這條道路上持續(xù)前行，但還有許多公司在尋找其他的方法。開發(fā)系統(tǒng)級設(shè)計(jì)的另一種方法，借助高級封裝組合復(fù)雜的芯片，小芯片是將芯片模塊化的一種方法。

“我們還處在早期階段，英特爾的以及其它同類產(chǎn)品將反應(yīng)出這一技術(shù)的發(fā)展。每一個(gè)主要的代工廠都有其技術(shù)線路圖，用來提升包括2.5D和3D的互連密度，”英特爾工藝產(chǎn)品集成總監(jiān)Ramune Nagisetty說道。“在未來幾年，我們將看到小芯片在2.5D和3D封裝中的應(yīng)用實(shí)現(xiàn)，也會看到它拓展到邏輯內(nèi)存以及邏輯堆棧。”

英特爾和其他少數(shù)公司擁有開發(fā)這些產(chǎn)品的技術(shù)，但是還有許多公司還沒有完全擁有這項(xiàng)技術(shù)，以至于他們需要發(fā)現(xiàn)這些技術(shù)并找到使用它們的方法，因此面臨一些挑戰(zhàn)：

最終目標(biāo)是在內(nèi)部或從多個(gè)其他供應(yīng)商那里獲得優(yōu)質(zhì)且可互操作的小芯片，這種模型仍在研究中。

第三方die-to-die的互連技術(shù)正在興起，但還遠(yuǎn)遠(yuǎn)不夠。

某些die-to-die的互連方案缺乏設(shè)計(jì)支持。

代工廠和OSAT將扮演主要角色，但是要找到具有IP和制造能力的供應(yīng)商并不簡單。

目前的工作是克服這些挑戰(zhàn)，隨著時(shí)間的推移，小芯片將不斷發(fā)展。它不會替代傳統(tǒng)的SoC，沒有一項(xiàng)技術(shù)能滿足所有需求，所以多架構(gòu)依然有發(fā)展空間，許多人不會開發(fā)小芯片。

小芯片的應(yīng)用和挑戰(zhàn)

幾十年來，芯片制造商都是是遵循摩爾定律，每隔18-24個(gè)月芯片性能就提升一倍，在這一定律下，供應(yīng)商推出基于最新工藝的芯片，開發(fā)更高晶體管密度，更低價(jià)格的設(shè)備。

這一定律從16nm/14nm開始不再適用。集成電路設(shè)計(jì)和制造成本飛漲，全面提升節(jié)點(diǎn)的節(jié)奏開始從18個(gè)月延長到2.5年甚至更久。當(dāng)然，并非所有的芯片都需要先進(jìn)節(jié)點(diǎn)，也并非當(dāng)前所有放在同一芯片上的組件都從縮放中受益。

小芯片能發(fā)揮的優(yōu)勢在于，一個(gè)較大的芯片可以分解成許多更小的芯片，并根據(jù)需要組合和匹配，小芯片能比一體式芯片成本更低，良率更高。

小芯片不是封裝類型，是封裝(packaging)技術(shù)的一部分。管芯能與小芯片一起集成到現(xiàn)有的封裝類型，如2.5D或3D，扇出或多芯片模塊(MCMs)。一些人可能會使用小芯片開發(fā)全新的體系結(jié)構(gòu)。

所有的這些都取決于需求。UMC業(yè)務(wù)發(fā)展副總裁Walter Ng表示“這是一種架構(gòu)方法。它是針對所需任務(wù)優(yōu)化硅的解決方案和成本解決方案，所有這些都需要從性能，包括速度、功率和成本方面考慮，具體取決于我們采用的方法。”

還有一些不同的方法，例如，英特爾去年采用稱為Foveros的小芯片方法，推出了3D CPU平臺。該封裝將10nm處理器內(nèi)核與四個(gè)22nm處理器內(nèi)核結(jié)合在一起。

AMD、Marvell和其他公司也已經(jīng)開發(fā)了類似的芯片產(chǎn)品。通常，這些設(shè)計(jì)針對與當(dāng)今2.5D封裝技術(shù)相同的應(yīng)用，例如AI和其他數(shù)據(jù)密集型工作負(fù)載。英特爾的Nagisetty表示：“ 中介層上的邏輯/內(nèi)存可能是目前最常見的實(shí)現(xiàn)方式。在需要大量內(nèi)存的高性能產(chǎn)品中，我們將看到使用基于小芯片的方法。”

但是，小芯片將不會占據(jù)主導(dǎo)地位。Nagisetty說：“設(shè)備的類型和數(shù)量正在不斷增加。我認(rèn)為并非所有產(chǎn)品都會采用基于小芯片的方法。在某些情況下，單片模具將是成本最低的選擇。但是對于高性能產(chǎn)品，可以肯定地說，小芯片方法將成為一種規(guī)范，雖然這種技術(shù)還未成熟。”

英特爾和其他公司已準(zhǔn)備就緒，可以開發(fā)相關(guān)產(chǎn)品。通常，要開發(fā)基于小芯片的產(chǎn)品，需要使用已知良好的裸片，EDA工具，die-to-die的互連技術(shù)以及制造技術(shù)。

“如果看看當(dāng)今誰在進(jìn)行基于小芯片的設(shè)計(jì)，它們往往是垂直集成的公司。他們擁有所有內(nèi)部組件，” ASE的銷售和業(yè)務(wù)開發(fā)高級總監(jiān)Eelco Bergman說。“如果要把幾塊芯片‘縫合’在一起，則需要掌握有關(guān)每個(gè)芯片，其架構(gòu)以及這些芯片上的物理和邏輯接口的大量詳細(xì)信息。需要擁有能將不同芯片的共同設(shè)計(jì)聯(lián)系在一起的EDA工具。”

并非所有公司都有內(nèi)部組件，有一些是能夠獲得的，還有一些則還未準(zhǔn)備好。當(dāng)前面臨的挑戰(zhàn)是找到必要的零件并將其集成，這將花費(fèi)時(shí)間和資源。

“小芯片現(xiàn)在似乎是最熱門的話題。主要原因是由于邊緣所需的應(yīng)用和體系結(jié)構(gòu)的多樣性，” Veeco首席營銷官Scott Kroeger說道。“如果正確使用，小芯片可以幫助解決這一問題。目前還有很多工作要做，主要的問題是如何才能將不同類型的芯片整合到一個(gè)設(shè)備中。”

要從哪里開始呢?對于許多設(shè)計(jì)服務(wù)公司而言，代工廠和OSAT可能是起點(diǎn)。一些代工廠不僅為代工，而且還提供各種封裝服務(wù)，包括OSAT提供包裝/組裝服務(wù)。

一些公司已經(jīng)在為小芯片時(shí)代做準(zhǔn)備。例如，臺積電正在開發(fā)一種稱為集成芯片系統(tǒng)(SoIC)的技術(shù)，該技術(shù)可讓小芯片為客戶提供類似于3D的設(shè)計(jì)，臺積電還擁有自己的die-to-die互連技術(shù)(Lipincon)。

其他代工廠和OSAT提供了各種高級封裝類型，但它們并未開發(fā)自己的die-to-die互連方案。相反，代工廠和OSAT與正在開發(fā)第三方互連方案的各種組織合作，這項(xiàng)工作仍在進(jìn)行中。

互連至關(guān)重要。Die-to-die的互連將一個(gè)裸片與另一個(gè)裸片封裝在一起，每個(gè)裸片都包含一個(gè)帶有物理接口的IP模塊，具有公共接口的一個(gè)裸片可以通過短距離導(dǎo)線與另一個(gè)裸片進(jìn)行通信。

許多公司開發(fā)了具有專有接口的互連，這意味著它們只可用于公司自己的設(shè)備。但是，為了擴(kuò)大小芯片的采用范圍，該行業(yè)需要使用開放接口進(jìn)行互連，以使不同的芯片能夠相互通信。

ASE的Bergman說：“如果業(yè)界希望朝著支持基于小芯片生態(tài)系統(tǒng)邁進(jìn)，那將意味著不同的公司必須開始彼此共享芯片IP。對于這一障礙有一種解決的方案。用集成的標(biāo)準(zhǔn)接口替代共享芯片IP。”

為此，業(yè)界正在從DRAM業(yè)務(wù)中汲取經(jīng)驗(yàn)。DRAM制造商使用標(biāo)準(zhǔn)接口DDR連接系統(tǒng)中的芯片。“ (使用此接口)我不需要知道存儲設(shè)備設(shè)計(jì)本身的詳細(xì)信息，我只需要知道接口的外觀以及如何連接到我的芯片即可。” Bergman說。“當(dāng)我們開始談?wù)撔⌒酒瑫r(shí)，情況也是如此。關(guān)于降低IP共享障礙的想法可以表達(dá)為：讓我們朝著一些通用接口的方向努力，以便讓我知道我的芯片和你的芯片如何在一個(gè)模塊中連接在一起，類似于樂高的模塊化方式。”

為何只有英特爾、AMD等公司可以做?小芯片成主流的三大挑戰(zhàn)

尋找標(biāo)準(zhǔn)接口

值得高興的是，一些公司和組織正在開發(fā)開放的die-to-die的互連/接口技術(shù)。這些技術(shù)包括AIB、BoW、OpenHBI和XRS。每種技術(shù)都處于不同的發(fā)展階段，沒有一種技術(shù)可以滿足所有需求，因此還有發(fā)展其他方案的空間。

由英特爾開發(fā)的高級接口總線(AIB)是一種die-to-die的接口方案，可在小芯片之間傳輸數(shù)據(jù)。這一方案有兩個(gè)版本：AIB base用于“更輕量級的應(yīng)用”，而AIB Plus則用于更高的速度。

“ AIB沒有指定最大時(shí)鐘速率，且最小時(shí)鐘速率非常低(50MHz)。AIB的帶寬很高，每條線的典型數(shù)據(jù)速率為每秒2G。”英特爾研究科學(xué)家David Kehlet在白皮書中說。英特爾還擁有小型商業(yè)代工業(yè)務(wù)，以及重要的內(nèi)部封裝部門。

同時(shí)，光互聯(lián)論壇正在開發(fā)一種稱為CEI-112G-XSR的技術(shù)。XSR為超短距離和超短距離應(yīng)用程序提供了每通道112Gbps的管芯到管芯連接。XSR連接MCM中的小芯片和光學(xué)引擎。應(yīng)用包括AI和網(wǎng)絡(luò)。XSR標(biāo)準(zhǔn)的最終版本有望在今年年底發(fā)布。

開放領(lǐng)域?qū)Ｓ皿w系結(jié)構(gòu)(ODSA)小組正在另外定義兩個(gè)另外的管芯到管芯接口：電線束(BoW)和OpenHBI。BoW支持常規(guī)和高級軟件包。Marvell的網(wǎng)絡(luò)/汽車技術(shù)首席技術(shù)官Ramin Farjad在最近的演講中說道：“最初的目標(biāo)是提供一個(gè)通用的die-to-die接口，該接口可用于多種封裝解決方案。”

BoW仍在研發(fā)中，有終止和未終止兩種版本。BoW的芯片吞吐量為0.1Tbps / mm(簡單接口)或1Tbps / mm(高級接口)，功率效率小于1.0pJ / bit。

同時(shí)，Xilinx提出，OpenHBI是一種源自高帶寬存儲器(HBM)的die-to-die互連/接口技術(shù)。HBM本身用于高端封裝。在HBM中，DRAM裸片堆疊在一起，從而在系統(tǒng)中實(shí)現(xiàn)了更多的內(nèi)存帶寬。物理層接口在DRAM堆棧和封裝中的SoC之間路由信號。該接口基于JEDEC標(biāo)準(zhǔn)。

OpenHBI是類似的概念 。不同之處在于，該接口在封裝中提供了從一個(gè)小芯片到另一個(gè)小芯片的連接。它支持中介層，扇出和小間距有機(jī)基板。

Xilinx的首席架構(gòu)師Kenneth Ma在最近的演講中說：“我們正在嘗試使用經(jīng)過驗(yàn)證的JEDEC HBM標(biāo)準(zhǔn)。嘗試使用現(xiàn)有且成熟的PHY技術(shù)，并可以進(jìn)一步優(yōu)化它們。”

OpenHBI規(guī)范具有4Gbps的數(shù)據(jù)速率，10ns的延遲以及0.7-1.0pJ /位的功率效率，總帶寬為4,096Gbps。草案定于年底發(fā)布。下一個(gè)版本OpenHBI3也在研發(fā)中，它要求6.4Gbps和10Gbps的數(shù)據(jù)速率以及小于3.6ns的延遲。

最終，客戶將可以選擇幾種die-to-die的互連/接口選項(xiàng)，但這并不能解決所有問題。來自不同公司的小芯片的互操作性仍處于起步階段。互操作性方面確實(shí)存在挑戰(zhàn)，這也就是為什么我們還沒有看到很多可互操作的小芯片的原因”，英特爾的Nagisetty說。“還有商業(yè)模式的問題。當(dāng)我們能從初創(chuàng)公司獲得芯片時(shí)，如何做好風(fēng)險(xiǎn)管理?例如，如果那些管芯在封裝或者其他步驟之后失效，該風(fēng)險(xiǎn)管理的模式應(yīng)該是怎么樣的。有很多復(fù)雜性和供應(yīng)鏈管理。它要求供應(yīng)鏈的復(fù)雜程度再上一個(gè)全新的臺階。”

考慮到這些問題，一些客戶可能認(rèn)為，從長遠(yuǎn)來看，小芯片是不值得的。相反，客戶最終可能會使用OSAT或代工廠開發(fā)更傳統(tǒng)的高級封裝。Amkor研發(fā)副總裁Ron Huemoeller說：“封裝行業(yè)中，許多人最終可能會遵循我們的道路，因?yàn)樗诜庋b重新集成方面更加簡單。”

“die-to-die的總線類型通常由我們的客戶定義，而不是由Amkor或OSAT規(guī)定。可用的接口(如AIB和電線束(BoW))不斷努力，使通用規(guī)范可用于die-to-die接口，從而有助于總體上實(shí)現(xiàn)小芯片市場。客戶可以選擇使用開放標(biāo)準(zhǔn)或保留專有接口。目前，我們從客戶群中看到兩種方法的混合。” Huemoeller說。

“值得注意的是，die-to-die的接口涵蓋兩大類，從單端寬帶總線(如HBM數(shù)據(jù)總線)到具有很少物理線但線速更高的串行化接口。在所有情況下都要考慮性能的權(quán)衡，包括延時(shí)、功耗和物理線路數(shù)，這會影響封裝技術(shù)的選擇。從封裝的角度來看，總線類型和物理線密度將驅(qū)動選擇哪種封裝解決方案。通常選擇具有較高線密度的模塊類型(2.5D或基板上的高密度扇出)或選擇經(jīng)典高密度封裝基板上的MCM。”

設(shè)計(jì)問題

ODSA為了解決其中的許多問題，正在開發(fā)一個(gè)名為Chiplet Design Exchange(CDX)的芯片市場。“ CDX的目的是建立開放格式，以確保保密信息的安全交換。它還將具有參考工作流，這些工作流將演示原型的信息流。” OSDA的子項(xiàng)目負(fù)責(zé)人Bapi Vinnakota說。“ CDX吸引了眾多公司的廣泛參與，EDA供應(yīng)商、OSAT、設(shè)計(jì)服務(wù)公司、小芯片供應(yīng)商和分銷商等。CDX已經(jīng)進(jìn)行了有關(guān)小芯片功率估計(jì)和測試的研究。它正在建立小芯片目錄，并將開發(fā)包裝原型。”

CDX的時(shí)間安排尚不清楚。同時(shí)，客戶需要EDA工具來設(shè)計(jì)支持小芯片的產(chǎn)品。這些工具可用于高級封裝和小芯片技術(shù)，但仍然存在一些差距。

對于小芯片，它需要一種共同設(shè)計(jì)的方法。Cadence產(chǎn)品管理部門主管John Park表示：“采用基于小芯片的分解設(shè)計(jì)方法需要IC、封裝和電路板相關(guān)的功能。” 過渡到基于芯片的方法給芯片設(shè)計(jì)人員和封裝設(shè)計(jì)人員都帶來了新的挑戰(zhàn)。對于封裝設(shè)計(jì)師來說，進(jìn)行硅基板的布局和驗(yàn)證提出了新的挑戰(zhàn)。布局、原理圖和智能金屬平衡之類的要求對于IC設(shè)計(jì)人員來說是司空見慣的，但是對于許多封裝設(shè)計(jì)人員來說，這些都是新概念。”

幸運(yùn)的是，EDA供應(yīng)商提供了跨平臺工具。即使如此，仍然存在一些挑戰(zhàn)。“例如，當(dāng)從設(shè)計(jì)單個(gè)設(shè)備到設(shè)計(jì)和/或與多個(gè)設(shè)備集成時(shí)，定義和管理頂級連接性的要求變得至關(guān)重要，” Park說。“測試是在3D堆棧中設(shè)計(jì)多個(gè)小芯片時(shí)發(fā)生重大變化的另一個(gè)領(lǐng)域。例如，如何在堆棧頂部測試可能與外界沒有任何聯(lián)系的小芯片?”

還有一些其他的問題。西門子業(yè)務(wù)部門Mentor產(chǎn)品管理總監(jiān)John Ferguson表示：“為了實(shí)現(xiàn)良好的規(guī)模經(jīng)濟(jì)，我們希望小芯片可以輕松地在許多不同的封裝中重復(fù)使用。但是這需要一些嚴(yán)格的文件，且無論是在整個(gè)行業(yè)，整個(gè)過程還是整個(gè)公司范圍內(nèi)都遵守得公認(rèn)的標(biāo)準(zhǔn)。沒有它，每個(gè)設(shè)計(jì)都將繼續(xù)是一個(gè)耗時(shí)，麻煩且昂貴的定制項(xiàng)目。”

但也仍然存在一些問題。例如，對于ODSA的BoW和OpenHBI接口，幾乎沒有設(shè)計(jì)支持。為此，ODSA正在開發(fā)參考設(shè)計(jì)和工作流程。

為ODSA的開發(fā)設(shè)計(jì)支持似乎不是問題。Ferguson說：“對于物理驗(yàn)證，沒有出現(xiàn)任何重大困難，甚至是工具增強(qiáng)。在確定了要求和標(biāo)準(zhǔn)之后，將僅僅是將它們作為規(guī)則約束適當(dāng)?shù)貙?shí)施到典型DRC或LVS牌組中的問題。”

制造小芯片

在開發(fā)設(shè)計(jì)之后，在晶圓廠代工，然后進(jìn)行測試。該測試單元由自動測試設(shè)備(ATE)、探針和帶有細(xì)針的探針卡組成，該探針具有為晶片設(shè)計(jì)的自定義圖案。

探測器拿出一塊晶圓，并將其放在卡盤上。它將探針卡與芯片上的引線鍵合墊或微小凸點(diǎn)對齊。ATE對芯片進(jìn)行電氣測試。

FormFactor的高級副總裁Amy Leong表示：“測試和探測小芯片面臨著巨大的技術(shù)和成本挑戰(zhàn)。“新的技術(shù)挑戰(zhàn)是需要大大減少包裝凸點(diǎn)間距和尺寸。微凸點(diǎn)可小至25μm或以下。此外，微凸點(diǎn)圖案的密度是等效的單片器件的2-4倍。因此，在300mm晶圓上探測如此小的特征所需的瞄準(zhǔn)精度等同于將釘頭定位在足球場上。”

測試每個(gè)微凸點(diǎn)通常成本高昂且不切實(shí)際。“成本挑戰(zhàn)是如何智能地執(zhí)行KGD并以合理的成本提供足夠好的測試覆蓋率。測試設(shè)計(jì)，內(nèi)置自測試或測試流程優(yōu)化是實(shí)現(xiàn)經(jīng)濟(jì)可行的測試策略的重要工具。” Leong說。

最終，將芯片切成小方塊。在封裝中，管芯堆疊并通過微型凸塊連接，微型凸塊可在不同芯片之間提供小型而快速的電氣連接。

使用晶片鍵合機(jī)鍵合管芯是一個(gè)緩慢的過程，且存在一些限制。最先進(jìn)的微型凸點(diǎn)間距為40μm。如果使用當(dāng)今的鍵合機(jī)，業(yè)界可以將凸點(diǎn)間距縮放到10μm或20μm左右。

業(yè)界需要一種新技術(shù)，即銅混合鍵合。為此，使用介電對介電鍵合鍵合芯片或晶片，然后進(jìn)行金屬對金屬連接。對于芯片堆疊，混合鍵合具有挑戰(zhàn)性，這就是為什么它仍處于研發(fā)階段。

還有另一個(gè)問題。在多晶粒封裝中，一個(gè)不良晶粒會導(dǎo)致整個(gè)封裝失效。CyberOptics的工程經(jīng)理John Hoffman表示：“小芯片方法或各種異構(gòu)集成方法都涉及復(fù)雜性，這驅(qū)使人們需要對高產(chǎn)量和長期可靠性進(jìn)行有效檢查。”

結(jié)論

顯然，小芯片發(fā)展面臨一些挑戰(zhàn)，但該技術(shù)也十分必要。使用芯片縮放，單片芯片就可以保留了，但很少有公司能支付得起高級節(jié)點(diǎn)。

業(yè)界需要有不同的選擇，傳統(tǒng)的解決方案有時(shí)無法滿足這些選擇，小芯片卻提供了各種可能性和潛在的解決方案。